Architecture des ordinateurs

Cours de Licence d'informatique (L3)


2011-2012, premier semestre

Enseignants


 Cours : Daniel Etiemble
 TD/TP :    Cecile Germain, Florence Laguzet


Le cours

Supports de cours

Jeu d’instructions NIOS II

Jeu d’instructions ARM

Introduction

Jeux d’instructions

Pipeline simple

Problèmes du pipeline

Caches et mémoire virtuelle

Superscalaires et VLIW

  Calendrier des cours

S1

Jeux d’instructions : modèle d’exécution(n,m) – Instructions UAL RISC

S2

Jeux d’instructions – Instructions mémoire - Branchements

S3

Jeux d’instructions – Appels et retour de fonction

S4

Pipeline simple

S5

Pipelines : opérations multi cycles et dépendances de données

S6

Caches

S7

Caches (Optimisations logicielles)

S8

Mémoires virtuelles

S9

Instructions SIMD

S10

Superscalaires et VLIW

S11

 

Partiel :

       Date et lieu à préciser

            Années précédentes :

                  2004-2005 : Partiel (sujet - corrigé).

                  2005-2006 : Partiel (Sujet - Corrigé)

                  2006-2007 : Partiel (Sujet - Corrigé

      2007-2008 : Partiel (Sujet - Corrigé)

      2008-2009 : Partiel (Sujet Corrigé

      2009-2010 : Partiel (Sujet Corrigé

      2010-2011 : Partiel (Sujet - Corrigé)

      2011-2012 :  Partiel (Sujet - Corrigé)

Examen

        2004-2005 : Examen (sujet - corrigé). Attention, durée 1H30 contre 3H en 2005-2006

        2005-2006 : Examen (sujet - corrigé)

       2006-2007 : Examen (sujetcorrigé)

       2006-2007 : Examen rattrapage Juin (sujetcorrigé)

       2007-2008 : Examen (SujetCorrigé)

       2008-2009 : Examen (SujetCorrigé)

       2009-2010 : Examen (SujetCorrigé)

       2009-2010 : Examen Juin (Sujet - Corrigé)

        2010-2011 : Examen (SujetCorrigé)

        2010-2011 : Examen Juin (Sujet - Corrigé)

        2011-2012 : Examen (SujetCorrigé) 

        2011-2012 : Examen Juin  (SujetCorrigé)


Travaux dirigés et travaux pratiques

Calendrier des TD et TP

 

Licence

S1

TD1 : Modèles d’exécution et instructions UAL

S2

TD2 : Organisation des données en mémoire – Instructions mémoire

S3

TD3 : Conditionnelles et boucles

S4

TD4 : Fonctions et procédures + annexe TD4

S5

TD5 : Pipeline simple et prédiction de branchement

S6

TD6 : Pipelines et opérations multi-cycles

S7

TD7 : Caches

S8

TP1: Simulation d’un cache de données (programme31, programme32, programme33, programme33T, programme33ikj, programme34)

S9

TD8 :SIMD et traitement d’images

S10

TP2 : Exécution de programmes C : quelques problèmes (programme123programme4)

S11


Lieux et horaires

Cours


  Evaluation

·  Contrôle continu : Partiel + devoirs

·  Examen

Tous les documents sont autorisés au partiel et à l'examen.

Bibliographie



Page maintenue par Daniel Etiemble