

Jeu d'instructions NIOS II

1 Formats d'instructions

Le processeur NIOS II a un jeu d'instructions de type RISC. Il possède 32 registres de 32 bits, notés r0 à r31, avec r0 \equiv 0.

Les instructions sont de longueur fixe (32 bits). Il y a trois formats d'instructions.

1. Le format I est indiqué en Figure 1. Le code opération est sur 6 bits. Les champs A et B sur 5 bits contiennent un numéro de registre. Dans la plupart des cas, A indique le numéro du registre source et B le numéro du registre destination. IMM16 est un immédiat sur 16 bits.




Figure 1 : Instructions de type I

2. Le format R est donné en Figure 2. Le code opération est sur 6 bits. Une extension du code opération est codée sur 11 bits. A et B contiennent les numéros des registres source et C contient le numéro du registre destination.




Figure 2 : Instructions de type R

3. Le format J est donné en Figure 3. Le code opération est sur 6 bits et IMMED26 est un immédiat sur 26 bits. Seule l'instruction CALL utilise ce format.




Figure 3 : Instructions de type J

2 Les différents types d'instructions

2.1 Les instructions mémoire

Les instructions load (chargement) et store (rangement) transfèrent des données entre la mémoire (ou les entrées/sorties) et les registres du processeur. Elles utilisent le format I. La mémoire est adressable par octet. Les adresses mémoire sont calculées comme la somme du contenu d'un registre (rA) et de simm16, qui est l'extension de signe sur 32 bits de IMM16.

Les instructions sont données dans la table. Les instructions load et store ont des versions spéciales pour les composants d'entrée/sortie. La différence entre les versions mémoire et les versions entrées/sorties, repérées par l'ajout de io, est que ces dernières contournent le cache de données lorsque celui-ci est présent.

ldw / ldwio	ldw rB, imm16(rA)	rB \leftarrow Mem32 (rA+sim16)
ldb / ldbio	ldb rB, imm16(rA)	rB \leftarrow ES Mem8 (rA+sim16)
ldbu / ldbuio	ldbu rB, imm16(rA)	rB \leftarrow Zero Mem8 (rA+sim16)
ldh / ldhio	ldh rB, imm16(rA)	rB \leftarrow ES Mem16 (rA+sim16)

ldbu /ldbuio	ldhu rB, imm16(rA)	$rB \leftarrow \text{Zero} \mid \text{Mem16}(rA + \text{simm16})$
stw /stwio	stw rB, imm16(rA)	$\text{Mem32}(rA + \text{simm16}) \leftarrow rB$
stb /stbio	stb rB, imm16(rA)	$\text{Mem8}(rA + \text{simm16}) \leftarrow 8 \text{ bits de poids faible de } rB$
sth /sthio	sth rB, imm16(rA)	$\text{Mem16}(rA + \text{simm16}) \leftarrow 16 \text{ bits de poids faible de } rB$

2.2 Les instructions arithmétiques

Les instructions arithmétiques opèrent sur des opérandes contenus dans des registres (format R) ou un opérande situé dans un registre et un immédiat (format I). Les immédiats sont étendus sur 32 bits (extension de signe).

A noter que selon les versions du processeur NIOS II, les instructions de multiplication et de division sont implantées soit par logiciel, soit par matériel.

add	add rC,rA,rB	$rC \leftarrow rA + rB$
addi	addi rB,rA,imm16	$rB \leftarrow rA + \text{simm16}$
sub	sub rC,rA,rB	$rC \leftarrow rA - rB$
subi	subi rB,rA,imm16	$rB \leftarrow rA - \text{simm16}$ (pseudo : addi rB, rA, -imm16)
mul	mul rC,rA,rB	$rC \leftarrow rA * rB$ (32 bits poids faible du résultat)
muli	muli rB,rA,imm16	$rB \leftarrow rA * \text{simm16}$ (32 bits poids faible du résultat)
div	div rC,rA,rB	$rC \leftarrow rA / rB$ - rA et rB contiennent des nombres signés
divu	divu rC,rA,rB	$rC \leftarrow rA / rB$ - rA et rB contiennent des nombres non signés

2.3 Les instructions logiques

Les instructions logiques opèrent sur des opérandes contenus dans des registres (format R) ou un opérande situé dans un registre et un immédiat (format I). Les immédiats sont étendus sur 32 bits (extension de zéros, notée zimm16).

Les instructions andhi, orhi, xorhi utilisent un opérande immédiat sur 32 bits en utilisant imm16 comme bits de poids forts et 16 zéros comme bits de poids faible.

and	and rC,rA,rB	$rC \leftarrow rA \text{ et } rB$ (ET logique bit à bit)
andi	andi rB,rA,imm16	$rB \leftarrow rA \text{ et } \text{zimm16}$
or	or rC,rA,rB	$rC \leftarrow rA \text{ ou } rB$ (OU logique bit à bit)
ori	ori rB,rA,imm16	$rB \leftarrow rA \text{ ou } \text{zimm16}$
xor	xor rC,rA,rB	$rC \leftarrow rA \text{ xor } rB$ (OU exclusif bit à bit)
xori	xori rB,rA,imm16	$rB \leftarrow rA \text{ xor } \text{zimm16}$
nor	nor rC,rA,rB	$rC \leftarrow rA \text{ nor } rB$ (NOR bit à bit)
nori	nori rC,rA,rB	$rB \leftarrow rA \text{ nor } \text{zimm16}$
andhi	andhi rB,rA,imm16	$rB \leftarrow rA \text{ et } \text{imm16} \mid 0000000000000000$
orhi	orhi rB,rA,imm16	$rB \leftarrow rA \text{ or } \text{imm16} \mid 0000000000000000$
xorhi	xorhi rB,rA,imm16	$rB \leftarrow rA \text{ xor } \text{imm16} \mid 0000000000000000$

2.4 Les instructions de transfert

Les instructions de transfert transfèrent le contenu d'un registre ou un immédiat étendu dans un autre registre. Elles sont implantées à l'aide de pseudo-instructions

mov	mov rC,rA	$rC \leftarrow rA$ réalisé par add rC,rA,r0
movi	movi rB,imm16	$rB \leftarrow \text{simm16}$ réalisé par addi rB, r0, imm16
movui	movui rB,imm16	$rB \leftarrow \text{zimm16}$ réalisé par ori rB, r0, imm16

Le transfert d'une adresse de 32 bits dans un registre est implanté par la pseudo-instruction movia rB, ETIQ où ETIQ est une adresse sur 32 bits. Elle est implantée par les deux instructions

orhi rB, r0, %hi(ETIQ) // %hi(ETIQ) correspond aux 16 bits de poids fort
or rB,r0, %lo(ETIQ) // %lo(ETIQ) correspond aux 16 bits de poids faible

2.5 Instructions de comparaison

Les instructions de comparaison comparent le contenu de deux registres (format R) ou le contenu d'un registre et d'un immédiat (étendu sur 32 bits) et écrit un 1 (vrai) ou un 0 (faux) dans le registre résultat. Dans le tableau ci-dessous, les instructions en italique sont des pseudo-instructions, implantées par l'assembleur à l'aide d'autres instructions de comparaison et en permutant le contenu des registres pour les instructions de type R, et en modifiant l'immédiat pour les instructions de type I. Dans la table ci-dessous, les instructions en italique sont des pseudo-instructions.

cmplt	cmplt rC,rA, rB	si $rA < rB$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
cmpltu	cmpltu rC,rA, rB	si $rA < rB$ (non signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
cmpeq	cmpeq rC,rA, rB	si $rA == rB$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
cmpne	cmpne rC,rA, rB	si $rA != rB$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
cmpge	cmpge rC,rA, rB	si $rA \geq rB$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
cmpgeu	cmpgeu rC,rA, rB	si $rA \geq rB$ (non signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
<i>cmpgt</i>	<i>cmpgt rC,rA, rB</i>	<i>si $rA > rB$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$</i>
<i>cmpgtu</i>	<i>cmpgtu rC,rA, rB</i>	<i>si $rA > rB$ (non signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$</i>
<i>cmple</i>	<i>cmple rC,rA, rB</i>	<i>si $rA \leq rB$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$</i>
<i>cmpleu</i>	<i>cmpleu rC,rA, rB</i>	<i>si $rA \leq rB$ (non signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$</i>
cmplti	cmplti rC,rA,IMM16	si $rA < \text{simm16}$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
cmpltui	cmpltui rC,rA,IMM16	si $rA < \text{zimm16}$ (non signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
cmpeqi	cmpeqi rC,rA,IMM16	si $rA == \text{simm16}$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
cmpnei	cmpnei rC,rA,IMM16	si $rA != \text{simm16}$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
cmpgei	cmpgei rC,rA,IMM16	si $rA \geq \text{simm16}$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
cmpgeui	cmpgeui rC,rA,IMM16	si $rA \geq \text{zimm16}$ (non signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$
<i>cmpgti</i>	<i>cmpgti rC,rA,IMM16</i>	<i>si $rA > \text{simm16}$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$</i>
<i>cmpgtui</i>	<i>cmpgtui rC,rA,IMM16</i>	<i>si $rA > \text{zimm16}$ (non signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$</i>
<i>cmplei</i>	<i>cmplei rC,rA,IMM16</i>	<i>si $rA \leq \text{simm16}$ (signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$</i>
<i>cmpleui</i>	<i>cmpleui rC,rA,IMM16</i>	<i>si $rA \leq \text{zimm16}$ (non signés) $rC \leftarrow 1$ sinon $rC \leftarrow 0$</i>

2.6 Instructions de décalage

Les instructions de décalage décalent le contenu d'un registre vers la droite ou vers la gauche et placent le résultat dans un autre registre. Dans le cas du décalage à droite, le décalage logique introduit des zéros à gauche alors que le décalage arithmétique réintroduit le bit de signe. Le décalage à gauche introduit des zéros à droite.

Toutes les instructions de décalage sont de type R.

Le nombre de décalages est spécifié soit par les 5 bits de poids faible du registre rB, soit par un immédiat sur 5 bits contenu dans l'extension du code opération du format R.

srl	srl rC,rA, rB	$rC \leftarrow rA \gg$ (nb spécifié dans rB) - Logique
srl	srl rC,rA, imm5	$rC \leftarrow rA \gg$ (imm5) - Logique
sra	sra rC,rA, rB	$rC \leftarrow rA \gg$ (nb spécifié dans rB) - Arithmétique
sra	sra rC,rA, imm5	$rC \leftarrow rA \gg$ (imm5) - Arithmétique
sll	sll rC,rA, rB	$rC \leftarrow rA \ll$ (nb spécifié dans rB)
sll	sll rC,rA, imm5	$rC \leftarrow rA \ll$ (imm5) - Logique

3 Instructions de rotation

Il y a trois instructions de rotation, qui utilisent le format R. Pour ces instructions, une rotation à droite décale à droite les bits d'un registre en réintroduisant à gauche les bits sortant à droite et place le résultat dans un autre registre. Le nombre de rotations est spécifié comme le nombre de décalages par les cinq bits de poids faible de rB ou par un immédiat de 5 bits contenu dans l'extension du code opération de l'instruction.

ror	ror rC,rA, rB	$rC \leftarrow$ rotation droite de rA (nb spécifié dans rB)
rol	rol rC,rA, rB	$rC \leftarrow$ rotation gauche de rA (nb spécifié dans rB)
roli	roli rC,rA, imm5	$rC \leftarrow$ rotation gauche de rA (imm5)

4 Instructions de saut et de branchement.

L'instruction de saut jmp rA effectue un saut à l'adresse dans rA.

L'instruction de branchement inconditionnel br ETIQ branche à l'adresse ETIQ. C'est une instruction de type I. La valeur imm16 correspond au déplacement signé entre l'adresse de l'instruction qui suit l'instruction br et l'adresse cible du branchement (ETIQ).

Les instructions de branchement conditionnel comparent le contenu de deux registres et effectuent le branchement si la condition est vraie ou exécutent l'instruction suivante si la condition est fausse.

Dans la table ci-dessous

- NPC est l'adresse de l'instruction suivant le branchement, soit Adresse de l'instruction de branchement + 4
- $\text{simm16} = \text{Adresse cible (ETIQ)} - \text{NPC}$
- Les instructions en italique sont des pseudo-instructions

blt	blt rA,rB, ETIQ	$PC \leftarrow NPC + \text{simm16}$ si $rA < rB$ (signés) ; $PC \leftarrow NPC$ sinon
bltu	bltu rA,rB, ETIQ	$PC \leftarrow NPC + \text{simm16}$ si $rA < rB$ (non signés) ; $PC \leftarrow NPC$ sinon
beq	beq rA,rB, ETIQ	$PC \leftarrow NPC + \text{simm16}$ si $rA == rB$ (signés) ; $PC \leftarrow NPC$ sinon
bne	bne rA,rB, ETIQ	$PC \leftarrow NPC + \text{simm16}$ si $rA \neq rB$ (signés) ; $PC \leftarrow NPC$ sinon
bge	bge rA,rB, ETIQ	$PC \leftarrow NPC + \text{simm16}$ si $rA \geq rB$ (signés) ; $PC \leftarrow NPC$ sinon
bgeu	bgeu rA,rB, ETIQ	$PC \leftarrow NPC + \text{simm16}$ si $rA \geq rB$ (non signés) ; $PC \leftarrow NPC$ sinon
<i>bgt</i>	<i>bgt rA,rB, ETIQ</i>	<i>$PC \leftarrow NPC + \text{simm16}$ si $rA > rB$ (signés) ; $PC \leftarrow NPC$ sinon</i>
<i>bgtu</i>	<i>bgtu rA,rB, ETIQ</i>	<i>$PC \leftarrow NPC + \text{simm16}$ si $rA > rB$ (non signés) ; $PC \leftarrow NPC$ sinon</i>
<i>ble</i>	<i>ble rA,rB, ETIQ</i>	<i>$PC \leftarrow NPC + \text{simm16}$ si $rA \leq rB$ (signés) ; $PC \leftarrow NPC$ sinon</i>
<i>bleu</i>	<i>bleu rA,rB, ETIQ</i>	<i>$PC \leftarrow NPC + \text{simm16}$ si $rA \leq rB$ (non signés) ; $PC \leftarrow NPC$ sinon</i>

5 Instructions d'appel et retour de fonctions

Il y a deux instructions d'appel de fonctions (sous programmes).

L'instruction call ETIQ est de type J. Elle contient un immédiat sur 26 bits. L'instruction call effectue les actions suivantes :

- Elle range l'adresse de retour (NPC) dans le registre r31.
- Elle saute à l'adresse ETIQ, qui est obtenue par concaténation des 4 bits de poids fort de l'adresse de CALL, des 26 bits de l'immédiat et de 00 (Les deux zéros garantissent que les adresses sont alignées sur des frontières de mots de 32 bits).

L'instruction callr rA effectue les actions suivantes

- Elle range l'adresse de retour (NPC) dans le registre r31.
- Elle saute à l'adresse contenue dans rA.

Le retour de fonction (sous programme) est réalisé par l'instruction ret. C'est une pseudo-instruction qui correspond à jmp r31.

6 Utilisation des registres

Le processeur NIOS II a 32 registres de 32 bits. Certains registres ont un rôle particulier, et ont un nom spécial reconnu par l'assembleur.

- Le registre r0 contient la constante 0. On ne peut écrire dans ce registre. Il est aussi appelé zero
- Le registre r1 est utilisé par l'assembleur comme registre temporaire. Il ne doit pas être utilisé dans les programmes utilisateur.
- Les registres r24 et r29 sont utilisés pour le traitement des exceptions. Ils ne sont pas disponibles en mode utilisateur
- Les registres r25 et r30 sont utilisés exclusivement par le module de débogage JTAG.
- Les registres r27 et r28 sont utilisés pour contrôler la pile
- Le registre r31 est utilisé pour les adresses de retour des fonctions/sous programmes.

Registre	Nom	Fonction
R0	Zero	0x00000000
R1	at	Temporaire pour l'assembleur
R2		
.		
R23		
R24	et	Temporaire pour le traitement des exceptions
R25	bt	Temporaire pour les points d'arrêt
R26	gp	Pointeur global
R27	sp	Pointeur de pile (stack pointer)
R28	fp	Pointeur de trame (Frame pointer)
R29	ea	Adresse de retour des exceptions
R30	ba	Adresse de retour des points d'arrêt
R31	ra	Adresse de retour

Figure 4 : utilisation et nom des registres