TD n° 3: Nombres flottants – Exécution multi-cycles

1. Représentation "virgule flottante" (Standard IEEE 754)

Le codage est donné dans la table ci-dessous où s est le bit de signe, PE est la partie exposant et f représente la partie fractionnaire après le 1 implicite.

PE	f	représente
0; s ±1	0	±0
0	$\neq 0$	s x 0,f x 2-126
0< PE < 255	quelconque	s x 1,f x 2(PE-127)
255	0	<u>±</u> ∞
255	$\neq 0$	NaN

Format simple précision:

		1,			
S	Partie	exposant		Mantisse	
31	30	23	22		0

Q 1) Quels nombres simple précision correspondent aux mots de 32 bits suivants :

- a) 41300000H
- b) 41E00000H
- c) 00000000H
- d) FFC00000H
- Q2) Ecrire 1 et -1000 de façon normalisée.
- Q3) Donner le plus grand positif et son prédécesseur, indiquer leur écart ; le plus petit positif normalisé et dénormalisés ; le plus grand et le plus petit négatif.

2. CONVERSIONS

Soient les déclarations C suivantes :

```
int x ;
float f,
double d
```

où x est un entier sur 32 bits, f est un flottant 32 bits (simple précision) et d un flottant 64 bits double précision.

On utilise les opérateurs de conversion de C.

Q 4) Indiquer si les assertions suivantes sont vraies ou fausses, en justifiant

```
a)
      x == (int)(float) x
b)
      x == (int) (double) x
      f == (float) (double) f
C)
      d== (float) d
d)
      f== - (-f)
e)
f)
      2/3 == 2/3.0
g)
      d < 0.0 => (2*d)<0.0)
      d > f \Rightarrow -f < d
h)
```

1 2010-2011

i) d*d >= 0.0j) (d+f) - d == f

3. Optimisation de programmes flottants.

Le processeur utilisé a le jeu d'instructions MIPS (avec branchements non retardés) donné en annexe. Tous les branchements sont parfaitement prédits (s'exécutent en 1 cycle)

La latence des instructions est définie de la manière suivante : une instruction i a une latence de n si l'instruction suivante peut commencer au cycle i+n ; une latence de 1 signifie que l'instruction suivante peut commencer au cycle suivant.

Les instructions flottantes ont les latences suivantes :

Instructions	Latence	Pipelinée ?
LF	2	OUI
FADD, FSUB	3	OUI
FMUL	5	OUI
FDIV	15	NON

Soient les programmes P1, P2 et P3 :

P1	P2	P3
float X[N], Y[N], Z[N];	float X[N], Y[N], Z[N], a;	int i;
int i;	int i;	float X[N], Y[N], Z[N], a, c;
		c = 1.0/a;
for (i=0; i <n; i++)<="" td=""><td>for (i=0; i<n; i++)<="" td=""><td>for (i=0; i<n; i++)<="" td=""></n;></td></n;></td></n;>	for (i=0; i <n; i++)<="" td=""><td>for (i=0; i<n; i++)<="" td=""></n;></td></n;>	for (i=0; i <n; i++)<="" td=""></n;>
Z[i] = X[i] + Y[i];	Z[i]=X[i]/a+Y[i];	Z[i] = X[i] *c + Y[i];

- Q 5) Ecrire la version optimisée sans déroulage de boucle du programme P1. Quel est le nombre de cycles par itération et le nombre de cycles total du programme si N=100 ?
- Q 6) Ecrire la version optimisée du programme P1 avec un déroulage de boucle d'ordre 2. Quel est le nombre de cycles par itération et le nombre de cycles total si N=100 ?
- ${\bf Q}$ 7) Quelle est la version la plus rapide entre le programme P2 et P3 (justifier). Pour la version la plus rapide,
 - a) écrire la version optimisée sans déroulage de boucle, donner le nombre de cycles par itération et le nombre de cycles total si N=100
 - b) écrire la version optimisée avec déroulage de boucle d'ordre 2, le nombre de cycles par itération et le nombre de cycles total si N=100.

2 2010-2011

4. Annexe:

ADD	R	ADD rd, rs, rt	$rd \leftarrow rs + rt (signé)$
ADDI	I	ADDI rt, rs, IMM	rt ← rs + SIMM (signé)
ADDIU	I	ADDIU rt, rs, IMM	rt ← rs + SIMM (le contenu des registres est non signé)
ADDU	R	ADDU rd, rs, rt	rd ← rs + rt (le contenu des registres est non signé)
AND	R	AND rd, rs, rt	rd ← rs and rt
ANDI	I	ANDI rt, rs, IMM	rt ← rs and ZIMM
BEQ	I	BEQ rs,rt, déplac.	si rs = rt, branche à ADBRANCH
BGEZ	I	BGEZ rs,déplac.	si rs ≥ 0 , branche à ADBRANH
BGEZAL	I	BGEZAL rs, déplac.	adresse de l'instruction suivante dans R31
			si rs ≥ 0 , branche à ADBRANH
BGTZ	I	BGTZ rs,déplac.	si rs > 0, branche à ADBRANH
BLEZ	I	BLEZ rs,déplac.	si rs ≤ 0 , branche à ADBRANH
BLTZ	I	BLTZ rs,déplac.	si rs < 0, branche à ADBRANH
BLTZAL	I	BLTZAL rs, déplac.	adresse de l'instruction suivante dans R31. si rs < 0, branche à ADBRANH
BNEQ	I	BNEQ rs,rt, déplac.	si rs ≠ rt, branche à ADBRANCH
J	J	J destination	Décale l'adresse destination de 2 bits à gauche, concatène aux 4 bits de
			poids fort de CP et saute à l'adresse obtenue
JAL	J	JAL destination	Même action que J . Range adresse instruction suivante dans R31
JALR	R	JALR rs, rd	Saute à l'adresse dans rs. Range adresse instruction suivante dans rd
JR	R	JR rs	Saute à l'adresse dans rs
LUI	I	LUI rt, IMM	Place IMM dans les 16 bits de poids fort de rt. Met 0 dans les 16 bits de
			poids faible de rt
LW	I	LW rt, déplac.(rs)	$rt \leftarrow MEM [rs + SIMM]$
OR	R	AND rd, rs, rt	rd ← rs or rt
ORI	I	ANDI rt, rs, IMM	rt ← rs or ZIMM
SLL	R	SLL rd, rt, nb	Décale rt à gauche de nb bits et range dans rd
SLT	R	SLT rd, rs, rt	rd ← 1 si rs < rt avec rs signé et 0 autrement
SLTI	I	SLTI rt, rs, IMM	rt ← 1 si rs < SIMM avec rs signé et 0 autrement
SLTIU	I	SLTIU rt, rs, IMM	$rt \leftarrow 1 \text{ si rs} < ZIMM \text{ avec rs non signé et } 0 \text{ autrement}$
SLTU	R	SLTU rt, rs, rt	$rd \leftarrow 1 \text{ si rs} < rt \text{ avec rs et rt non signés et } 0 \text{ autrement}$
SRA	R	SRA rd, rt, nb	Décaler (arithmétique) rt à droite de nb bits et ranger dans rd
SRL	R	SRL rd, rt, nb	Décaler (logique) rt à droite de nb bits et ranger dans rd.
SUB	R	SUB rd, rs, rt	rd ← rs - rt (signé)
SUBU	R	SUBU rd rs, rt	rd ← rs - rt(non signé)
SW	I	SW rt, déplac.(rs)	rt => MEM [rs + IMM]
XOR	R	XOR rd, rs, rt	rd ← rs xor rt
XORI	I	XORI rt, rs, IMM	rt ← rs xor ZIMM

Figure 1 : Instructions entières MIPS utilisées (NB : les branchements ne sont pas retardés)

LF	I	LF ft, déplac(rs)	$rt \leftarrow MEM [rs +SIMM]$
SF	I	SF ft, déplac.(rs)	$ft \rightarrow MEM [rs + SIMM]$
FADD	R	FADD fd, fs,ft	$fd \leftarrow fs + ft$ (addition flottante simple précision)
FMUL	R	FMUL fd, fs,ft	fd ← fs * ft (multiplication flottante simple précision)
FSUB	R	FSUB fd, fs,ft	fd ← fs - ft (soustraction flottante simple précision)
FDIV	R	FDIV fd,fs,ft	$fd \leftarrow fs / ft$ (division flottante simple précision)

Figure 2 : Instructions flottantes ajoutées pour le TD (Ce ne sont pas les instructions MIPS)

3 2010-2011