

TD-7 : Cohérence des caches

Protocoles de cohérences des caches

Le protocole MESI (Illinois) est un protocole avec réécriture et invalidation qui a quatre états : modifié (M), exclusif (E), partagé (S) et invalide (I). Son diagramme de transitions est donné en figure 1.

Le protocole Dragon est un protocole avec réécriture et mise à jour qui a quatre états : exclusif (E), partagé non modifié (Sc), partagé modifié (Sm) et modifié (M). La signification est la suivante

- Exclusif : un seul cache a une copie du bloc qui n'a pas été modifié (mémoire à jour)
- Partagé non modifié : plusieurs caches ont ce bloc est la mémoire est ou non à jour
- Partagé modifié : plusieurs caches ont ce bloc, la mémoire n'est pas à jour, et c'est la responsabilité du bloc dans cet état de mettre à jour la mémoire. Un bloc peut être dans cet état dans un seul cache.
- Modifié : le bloc est modifié, présent dans un seul cache, et c'est la responsabilité de ce cache de fournir la donnée et mettre à jour la mémoire.

Exercice 1

Soit un multiprocesseur avec trois processeurs, avec la suite d'actions suivantes :

- P1 lit u
- P3 lit u
- P3 écrit dans u
- P1 lit u
- P2 lit u
-

Pour les deux protocoles, remplir la table suivante pour la suite d'actions précédentes

| | Action processeur | Etat P1 | Etat P2 | Etat P3 | Action Bus | Donnée fournie par |
|---|-------------------|---------|---------|---------|------------|--------------------|
| 1 | | | | | | |
| 2 | | | | | | |
| 2 | | | | | | |
| 4 | | | | | | |
| 5 | | | | | | |

Exercice 2

Soit un multiprocesseur à 3 processeurs. Les caches sont initialement vides. Un succès cache lecture ou écriture prend 1 cycle. Les échecs nécessitant une transaction simple sur le bus (BusUpgr, BusUpd) prennent 60 cycles et les échecs nécessitant le transfert complet d'un bloc prennent 90 cycles. Tous les caches sont à allocation d'écriture.

Soient trois extraits différents de code qui accèdent à la même case mémoire en lecture (r) ou écriture (w).

Code 1 : r1 w1 r1 w1 r2 w2 r2 w2 r3 w3 r3 w3

Code 2 : r1 r2 r3 w1 w2 w3 r1 r2 r3 w3 r1

Code 3 : r1 r2 r3 r3 w1 w1 w1 w1 w2 w3

Donner les performances pour toutes les combinaisons code/protocole (MESI ou Dragon) et expliquer




Figure 1 : protocole MESI




Figure 2 : protocole DRAGON