Architecture des ordinateurs

Cours de Licence d'informatique (L3)

2006-2007, premier semestre

Enseignants

 Cours : Daniel Etiemble
 TD/TP :  Cécile Germain, Medhi Ammi, Antoine Tarault

---

Mise à niveau

• Matériel
• Microarchitecture

Le cours

Plan

Support : polycopié provisoire

Première partie

Deuxième partie

Calendrier des cours

S1	Représentation des nombres et précision des calculs
S2	Jeux d'instructions : modèles d'exécution, modes d'adressage mémoire
S3	Jeux d'instructions : instructions mémoire et instructions UAL
S4	Jeux d'instructions : conditionnelles, boucles et procédures
S5	Hiérarchie mémoire : les caches
S6	Programmer pour les caches - Introduction à la mémoire virtuelle.
S7	Microarchitecture non pipelinée
S8	Microarchitecture pipelinée
S9	Pipelines avec opérations multicycles - déroulage de boucle
S10	Généralités sur les E/S - E/S caractères - Interrogation et interruptions
S11	E/S par bloc de caractères : Disques - DMA ; Généralités sur les bus

Partiel :

       Jeudi 26 Octobre, 8H45 à 10H30 – Salle 2 Bâtiment 337.

Sujet - Corrigé

• Années précédentes :

                  2004-2005 : Partiel (sujet - corrigé).

2005-2006 : Partiel (Sujet - Corrigé)

Examen

• Années précédentes :

        2004-2005 : Examen (sujet - corrigé). Attention, durée 1H30 contre 3H en 2005-2006

        2005-2006 : Examen (sujet - corrigé)

2006-2007 : Examen (sujet – corrigé)

2006-2007 : Examen rattrapage Juin (sujet – corrigé)

---

Travaux dirigés et travaux pratiques

Calendrier des TD et TP

	Licence
S1	TD1 : Représentation des nombres
S2	TP1 :  Exécution de programmes C : quelques problèmes. Programmes utilisés : précision, temps exécution
S3	TD2 : Organisation des données en mémoire - Instructions mémoire
S4	TD3 : Modèles d'exécution - Instructions UAL
S5	TD4 : Conditionnelles, boucles et procédures
S6	TP2 : Simulation d'un cache données (P1, P2, P3, P4, P5)
S7	TD5 : Caches
S8	TD6 : Microarchitecture non pipelinée
S9	TD7 : Aléas du pipeline
S10	TD8 : Opérations multi-cycles
S11	TD9 : Entrées-sorties

---

Lieux et horaires

Cours

• Jeudi :  8H45 à 10H30 : Petit amphi du bâtiment 640 (PUIO)

---

  Evaluation

· Contrôle continu : Partiel + devoirs

· Examen

Tous les documents sont autorisés au partiel et à l'examen.

Bibliographie

• "Architecture des ordinateurs : une approche quantitative", 3ème édition, par J.L. Hennessy et D.A. Patterson, Vuibert Informatique 2003
• "Organisation et architecture de l'ordinateur", 6ème édition, par W. Stallings, Pearson Education, 2003
• "Computer Organization - fifth edition", by C. Hamacher, Z. Vranesic and S. Zaky, Mc Graw Hill, 2002

---

Page maintenue par Daniel Etiemble