

ARCHITECTURE DES ORDINATEURS  
PARTIEL Octobre 2008  
Tous documents autorisés

**Pour toutes les questions, on utilise le jeu d'instructions ARM.**

**PARTIE 1 : Exécution d'instructions**

On considère que les registres du processeur contiennent les huit chiffres hexadécimaux suivants :

R0	4444 AAAA
R1	8765 4321
R2	FFFF 0000
R3	DBCA 1234
R4	FFFF FFFF
R5	1234 5678
R15	F000 0000

Figure 1

**Q 1) Donner le contenu des registres R6 à R12 (sous forme de huit chiffres hexadécimaux) après exécution des instructions suivantes.**

- a) ADD R6, R1, R0
- b) SUB R7, R1, R5
- c) ADD R8, R1, R0 LSL #8 // LSL effectue un décalage logique à gauche
- d) RSB R9, R1, R2 ASR #4 // ASR effectue un décalage arithmétique à droite.
- e) ORR R10, R3, R5 // Ou logique
- f) AND R11, R3, R5
- g) EOR R12, R3, R5 // Ou exclusif

**Q 2) Donner le contenu du registre R15 après exécution des instructions suivantes, en supposant que R15 contient initialement F000 0000<sub>H</sub> (adresse de l'instruction CMP) pour chacune des instructions.**

- a) CMP R4, R5 suivie de BGT +4 // +4 est un nombre d'instructions (pas un nombre d'octets).
- b) CMP R2, R4 suivie de BLT +10
- c) CMP R4, # -1 suivie de BNE +10
- d) CMP R3, #0 suivie de BLT +2

**Q 3) Donner le contenu des registres et des cases mémoires concernées après exécution des instructions suivantes, en supposant que pour chaque instruction, on part de la même configuration initiale qui est celle de la figure 2**

- a) LDR R3, [R1 + 8] // +8 est un nombre d'octets.
- b) LDR R4, [R1+R2]
- c) LDR R5, [R1], 10<sub>H</sub>
- d) LDR R6, [R1, 14<sub>H</sub>] !

Adresse mémoire	Contenu		Registre	Contenu
FFFF0000 <sub>H</sub>	1234 FDB9		R0	
FFFF0004 <sub>H</sub>	1357 9864		R1	FFFF 0000
FFFF0008 <sub>H</sub>	2222 4444		R2	0000 000C
FFFF000C <sub>H</sub>	4554 7667		R3	
FFFF0010 <sub>H</sub>	CCCC EEEE		R4	
FFFF0014 <sub>H</sub>	ABCD EF98		R5	
FFFF0018 <sub>H</sub>	7755 3311		R6	

Figure 2

## PARTIE 2 : Programmation assembleur

Soit le contenu des cases mémoires suivantes

Adresse mémoire	Contenu
F0000000 <sub>H</sub>	Partie basse de A
F0000004 <sub>H</sub>	Partie haute de A
F0000008 <sub>H</sub>	Partie basse de B
F000000C <sub>H</sub>	Partie haute de B
F0000010 <sub>H</sub>	Partie basse de S
F0000014 <sub>H</sub>	Partie haute de S
F0000018 <sub>H</sub>	Retenue

Soient deux nombres A et B **non signés** de 64 bits dont les parties basses et hautes sont rangées en mémoire. On veut calculer la somme S sur 64 bits et ranger les résultats en mémoire. On range également en mémoire la retenue de sortie : 0 (si résultat est représentable sur 64 bits) , 1 si retenue de sortie (65<sup>ème</sup> bit).

On rappelle que le registre code condition contient les bits N (négatif), Z (zéro), C (retenue) et V (débordement). Les conditions pour les retenues sont CS (quand la retenue est à 1) et CC quand la retenue est à 0. Par exemple, le branchement conditionnel BCS est pris lorsque le bit retenue est à 1 et non pris quand le bit retenue est à 0. Ces conditions s'appliquent à toutes les instructions.

**Q 4) Ecrire le programme assembleur ARM qui effectue la somme  $S = A+B$ , en supposant que le registre R1 contient initialement F000 0000<sub>H</sub>.**

Pour les instructions LDR et STR, préciser si le déplacement indiqué est décimal ou hexadécimal. Par exemple, 12<sub>10</sub> ou 12<sub>H</sub>

## PARTIE 3 : Désassemblage

**Q 5) Donner le programme C correspondant au programme assembleur P1 qui travaille sur un tableau X[N], implanté à partir de l'adresse 1000 0000<sub>H</sub> : Que fait ce programme ? Qu'obtient-on dans la mémoire aux adresses 100 et 104 en fin d'exécution du programme ?**

```
ADR R3, 10000000H
MOV R4, #0
LDR R0, [R3],#4
MOV R1,R0
MOV R2, R0
MOV R5,R4
MOV R6,R4
LOOP : ADD R4,R4,#1
      LDR R0,[R3], #4
      CMP R0,R1
      MOVL T R1,R0
      MOVL T R5,R4
      CMP R0,R2
      MOVGT R2,R0
      MOVGT R6,R4
      CMP R4,#999
      BLT LOOP
      MOV R0,#0
      STR R5, [R0+100H]
      STR R6, [R0+104H]
```

**Q 6) Donner la version du programme qui n'utilise pas les transferts conditionnels (MOVL T et MOVGT), mais des branchements.**

#### **PARTIE 4 : Procédures**

On rappelle que la suite de Fibonacci est obtenue de la manière suivante. Les deux premières valeurs sont 0 et 1. Chaque valeur suivante est obtenue par addition des deux valeurs précédentes.

**Q 7) Ecrire une procédure ARM FIBO qui constitue un tableau contenant la suite des nombres de Fibonacci en passant par registre l'adresse de début et le nombre d'éléments de la suite (0 et 1 sont compris dans le nombre d'éléments).**

Le programme appelant correspondant est

```
LDR R1, Pointeur          // adresse de FIBO (0) ;
LDR R2, N                  // adresse de la case mémoire contenant la valeur de N
BL FIBO
```

#### **ANNEXE : jeu d'instructions ARM (simplifié)**

Le jeu d'instructions ARM a 16 registres (R0 à R15) de 32 bits. R15=CP et R14=Registre de lien et R13 = Pointeur de pile. R0 est un registre normal (non câblé à 0)

Le format général des instructions est : Si condition, INST Rd, Rn, Opérande 2

- opérande 2 = décalage de Rm, comme décalage logique gauche (LSL), décalage logique droite (LSR) ou décalage arithmétique droite (ASR)...

- ou opérande 2 = rotation d'un immédiat

Les instructions mémoire sont les suivantes (AE = adresse calculée par le mode d'adressage).

Instruction	Signification	Action
LDR	Chargement mot	$Rd \leftarrow Mem_{32}(AE)$
LDRB	Chargement octet	$Rd \leftarrow Mem_8(AE)$
STR	Rangement mot	$Mem_{32}(AE) \leftarrow Rd$
STRB	Rangement octet	$Mem_8(AE) \leftarrow Rd$

Les modes d'adressage sont résumés dans la table ci-dessous.

Mode	Assembleur	Action
Déplacement 12 bits, Pré-indexé	$[Rn, \#deplacement]$	Adresse = $Rn + \text{déplacement}$
Déplacement 12 bits, Pré-indexé avec mise à jour	$[Rn, \#deplacement] !$	Adresse = $Rn + \text{déplacement}$ $Rn \leftarrow \text{Adresse}$
Déplacement 12 bits, Post-indexé	$[Rn], \#deplacement$	Adresse = $Rn$ $Rn \leftarrow Rn + \text{déplacement}$
Déplacement dans Rm Préindexé	$[Rn, \pm Rm, \text{décalage}]$	Adresse = $Rn \pm [Rm]$ décalé
Déplacement dans Rm Préindexé avec mise à jour	$[Rn, \pm Rm, \text{décalage}] !$	Adresse = $Rn \pm [Rm]$ décalé $Rn \leftarrow \text{Adresse}$
Déplacement dans Rm Postindexé	$[Rn], \pm Rm, \text{décalage}$	Adresse = $Rn$ $Rn \leftarrow Rn \pm [Rm]$ décalé
Relatif		Adresse = $CP + \text{déplacement}$

Les instructions pour évaluer les conditions et les utiliser (dans toutes les instructions) sont données ci-dessous, avec les instructions de branchement et d'appel de procédure.

CMP, TST	CMP $Rs1, Rs2$ TST $Rs1, Rs2$	$Rs1-Rs2 \rightarrow RCC$ $Rs1 \text{ and } Rs2 \rightarrow RCC$
Instructions arithmétiques avec suffixe S : ADDS, SUBS, etc	SUBS $Rd, Rs1, Rs2$	$Rd \leftarrow Rs1 - Rs2$ Positionne Rcc
Bcond (LT, LE, GT, GE, EQ, NE...)	Bcond, déplacement	Si cond, alors $CP \leftarrow NCP + \text{déplacement}$
BL	BL déplacement	$R14 \leftarrow NCP$ $CP \leftarrow NCP + \text{déplacement}$
BLcond	BLcond déplacement	Si cond, alors { $R14 \leftarrow NCP$ $CP \leftarrow NCP + \text{déplacement}$ }