Page de garde et sommaire

Avertissements

Ce support de cours n'est pas définif. Il s'agit de la version utilisée durant es années universitaires 95-96, 96-97, 97-98, 98-99.

Etant composé de transparents non commentés, ce support ne suffit pas, seul, à presenter précisement le contenu du cours. L'interprétation des transparents n'engage que l'utilisateur.

La qualité scientifique et technique des informations presentées dans ce document n'a pas été verifiée par un comité de lecture. Les informations et les éléments présentés n'engagent que l'auteur qui peut à tout moment modifier le contenu de ce support.

Ce support est accessible en libre service. Ce document est réservé à l'enseignement ou à une utilisation strictement personnelle. Toute autre utilisation doit faire l'objet d'un accord préalable avec l'auteur. En particulier, aucune utilisation commerciale directe ou indirecte n'est autorisée par l'auteur.

Les informations techniques presentées dans ce support proviennent de documentations constructeurs en libre accès. Le cours lui même est une synthèse de livres et d'articles du domaine. Ce document ne présente aucune information soumise à des contraintes de confidentialité.

En utilisant ce support, l'utilisateur reconnait implicitement avoir pris connaissance des contraintes d'utilisation specifiées par l'auteur.

La version initiale de support, depuis qu'elle est disponible sur le WEB, a subit les modifications suivantes :

Le chapitre reseaux de stations a ete completement modifie le 01/06/96

Le chapitre IV a ete augmente d'une partie concernant les modeles de consistance memoire le 08/11/96.

Le chapitre V comprend en plus une etude sur l'optimisation des mecanismes de communication. Ajoutee le 21/11/96.

L'etude sur l'optimisation des mecanismes de communication a ete deplacee du chapitre V au chapitre VI le 18/11/97.

Deux articles viennent completer les transparents (ou reprennent les notions presentees) : un sur l'optimisation des mecanismes de communication dans les machines a passage de messages, l'autre sur la problematique generale des reseaux de stations de travail. Ajout fait le 18/11/97.

Un ajout majeur pour cette annee 1998-1999 : un texte d'une centaine de pages, reprennant certaines partie du cours. Il ne s'agit pas d'un article parru dans une revue scientifique comme les textes disponibles pour les chapitre VI et VII. C'est une introduction avancee aux architectures paralleles. Il devrait paraitre sous une autre forme dans une Encyclopedie technique. Ajout prevu pour le 8/09/98.

J'essaye de maintenir ce support "en vie" en ajoutant des complements ou en corrigeant certaines erreurs. Les modifications suivantes sont prevues :

L'optimisation des mecanismes de communication ayant ete introduit dans le chapitre V, le chapitre VI commence a etre tres desequilibre par rapport aux autres. Il va falloir faire quelque chose...

Il faudrait refaire la conclusion mais comme il n'y a jammais le temps de la presenter, alors...

Il reste biensur a corriger les coquilles (erreurs de frappe, fautes d'hortographe, erreurs dans les programmes exemples, etc.).

J'ai toujours des problemes entre Claris Draw que j'utilise pour faire les transparents et Ghostview qui devrait permettre de les visualiser (.ps). Si quelqu'un a une solution...

Je reflechi a integrer d'autres types d'architectures ou de modeles d'execution paralleles comme : les metacomputers, la DNA computation, etc.

Pour que le cours soit plus complet il faudrait integrer des modules sur : le VLIW, le Dataflow, la reduction symbolique, le systolique, etc.

Les commentaires, les informations, les remarques etc., sur la forme ou le contenu de ce support, peuvent etre adressés a : fci@lri.fr. Toute aide à l'amélioration de ce document est la bien venue.

Sommaire:

Le support ecrit :

Une introduction aux architectures paralleles.

127 pages. Postscript compresse (gzip) : ~3Mo normal, ~550ko compresse, 4 Octobre 1998

ERRATUM : page 30 : Tsupersteplogp incorrecte ; page 61 classification incorrecte des Multiprocesseurs a bus commun (IBM, DEC, et PC multiprocesseurs) dans les NUMA (le temps d'acces d'une donnee depend de la disponibilite de la donnee dans les differents niveaux de la hierarchie memoire mais le temps d'acces a la memoire a travers le bus system est le meme pour tous les processeurs, donc ce sont des architecture CC-UMA).