

ARCHITECTURE DES ORDINATEURS

Examen Décembre 2013

3 H – Tous documents autorisés – Parties indépendantes

OPTIMISATIONS DE PROGRAMME

Cette partie utilise le sous-ensemble du jeu d'instructions MIPS donné en annexe.

On suppose une version pipelinée du processeur utilisant les instructions MIPS.

La latence des instructions est donnée dans la deuxième colonne de la Table 2. On rappelle qu'une latence de n signifie que si une instruction I démarre au cycle c , une instruction qui utilise le résultat de I ne peut démarrer qu'au cycle $c+n$. (une latence de 1 signifie qu'elle peut démarrer au cycle suivant).

La Table 1 présente un programme C et le programme assembleur MIPS correspondant. Les tableaux A, B, C, D, E sont rangés successivement à partir de l'adresse $0x10000000$, qui est contenue au démarrage dans le registre R3.

Question 1) Quel est le temps d'exécution (en cycles par itération) de la boucle de la table 1. Optimiser la boucle sans déroulage et donner le nouveau temps d'exécution.

float A[100], B[100], C[100], D[100], E[100]; int i; for (i=0; i<100; i++) A[i]=B[i]*C[i] + D[i]*E[i];	<pre> ADDI R5, R3, 400 Boucle :LWC1 F1,400(R3) LWC1 F2,800(R3) LWC1 F3,1200(R3) LWC1 F4,1600(R3) MUL.S F1,F1,F2 MUL.S F3,F3,F4 ADD.S F1,F1,F3 SWC1 F1,(R3) ADDI R3,R3,4 BNE R3,R5, Boucle </pre>
--	--

Table 1 : Programme C et programme assembleur

Question 2) Donner le code assembleur d'une version optimisée après déroulage d'ordre 2.

Question 3) Quel serait le temps d'exécution (en nombre de cycles de la boucle initiale) avec un déroulage de boucle d'ordre 4 et optimisation?

CACHES (1^{ère} partie)

Soit les programmes suivants :

Programme P1 :

```

float X[128], Y[128] ; S ;
S=0.0 ;
for (i=0 ; i<128 ; i++)
    S+=X[i]*Y[i]; // produit scalaire

```

Programme P2

Dans la version assembleur, R1 contient initialement l'adresse de X[0] et R2 contient l'adresse de Y[0].

<pre>float X[128], Y[128] ; S ; S0=0.0 ; S1=0.0, ;S2=0.0; S3=0.0 for (i=0 ; i<128 ; i+=4){ S0+=X[i]*Y[i]; S1+=X[i+1]*Y[i+1]; S2+=X[i+2]*Y[i+2]; S3+=X[i+3]*Y[i+3];} S=S0+S1+S2+S3;</pre>	<pre>SUB.S F0,F0,F0 SUB.S F1,F1,F1 SUB.S F2,F2,F2 SUB.S F3,F3,3 ADDI R3,R1,512 Boucle : LWC1 F5,0(R1) LWC1 F6,0(R2) MUL.S F5,F5,F6 ADD.S F0,F0,F5 LWC1 F7,4(R1) LWC1 F8,4(R2) MUL.S F7,F7,F8 ADD.S F1,F1,F7 LWC1 F9,8(R1) LWC1 F10,8(R2) MUL.S F9,F9,F10 ADD.S F2,F2,F9 LWC1 F11,12(R1) LWC1 F12,12(R2) MUL.S F11,F11,F12 ADD.S F3,F3,F11 ADDI R1,R1,16 BNE R1,R3,Boucle ADD.S F0,F0,F1 ADD.S F2,F2,F3 ADD.S F0,F0,F2</pre>
---	---

On considère un cache de données de 8 Ko, à correspondance directe, avec des lignes de 16 octets.

On suppose que les deux tableaux X[N] et Y[N] de flottants simple précision sont aux adresses :

Adresse de X[0] : 0xA000 0000

Adresse de Y[0] : 0xB000 0000

Les variables scalaires sont en registre.

Question 4) Quel est le nombre de défauts de caches pour exécuter le programme P1 ? (on donnera le nombre total de défauts de caches)

Question 5) Optimiser le code assembleur du programme P2 pour minimiser le nombre de défauts de cache. Quel est alors le nombre total de défauts de cache du programme P2 ?

Question 6) Proposer une modification matérielle du cache pour que le programme P1 ait le même nombre de défauts de cache que le programme P2 après optimisation du code assembleur.

CACHES (2^{ème} partie)

Soit le programme C suivant qui calcule un vecteur $Z[N]$ dont les composantes sont la somme des colonnes d'une matrice $Y[N][N]$.

```
#define N 100
float Z[N], Y[N][N];

void main(){
int i,j;
for (j=0;j<N;j++) {
    S=0.0f;
    for (i=0;i<N;i++)
        S+=Y[i][j];
    Z[j]=S;}
}
```

Question 7) Donner une nouvelle version du programme C avec déroulage de boucle qui permette de réduire le nombre de défauts de cache (on peut supposer que l'on utilise un cache avec des lignes de 16 octets, à correspondance directe et écriture allouée, provoquant des défauts de cache en écriture).

TEMPS D'EXECUTION


Soit le programme C suivant :

```
float X[N][N], Y[N][N], Z= 4.5 ;
for (j=0 ; j<N ;j++)
    for (i=0; i<N;i++)
        Y[i][j] = X[i][j]/Z;
```

Question 8) Donner une nouvelle version (sans utiliser d'instructions SIMD) du programme C permettant de réduire le temps d'exécution (sans tenir compte d'éventuelles optimisation du compilateur)

PIPELINE

La figure ci-dessous donne le pipeline du processeur ARM11 (jeu d'instructions ARM).



La signification des étapes du pipeline sont

- LI1 et LI2 : lecture de l'instruction
- DI : décodage de l'instruction
- LR : lecture des registres
- Déc : décalage ou rotation du 2^{ème} opérande
- EX : exécution

- Sat : saturation pour les instructions de l'arithmétique saturée
- Mac 1, 2 et 3 : étapes de la multiplication
- CA : calcul d'adresse
- LD1 et LD2 : accès cache de données
- ER : écriture du résultat.

Question 9) Donner les latences des instructions suivantes, en supposant que tous les court-circuits nécessaires sont implantés.

	Instruction	Producteur	Consommateur
a)	ADD	ADD R1 ,R2,R3	SUB R5,R6, R1
b)	ADD	ADD R1 ,R2,R3	STR R1 ,[R4 +4] !
c)	ADD	ADD R1 ,R2,R3	STR R4,[R1 +4] !
e)	ADD	ADD R1 ,R2,R3	MUL R5,R6, R1
f)	LDR	LDR R1 , [R2], #4	SUB R5,R6, R1
d)	MUL	MUL R1 ,R2,R3	SUB R5,R6, R1

PROGRAMMATION ASSEMBLEUR

Soit le programme assembleur ARM ci-dessous

```

MOV r0, #5
BL PROC
LDR r2, =RES
STR r0, [r2]
SWI 0x11 @ Stop program execution
PROC: STR r0, [sp], #4
      STR lr, [sp], #4
      SUBS r0, r0, #1
      BNE SUITE
      MOV r0, #1
      SUB sp, sp, #4
      B FIN
SUITE: BL PROC
FIN:   LDR lr, [sp], #-4
      LDR r1, [sp], #-4
      MUL r0, r1, r0
      MOV pc, lr

```

Question 10) Que fait le programme assembleur ARM ? Quel est le contenu de la case mémoire d'adresse RES après exécution du programme ?

La réponse doit tenir en moins de 5 lignes.

SIMD

Soit le programme ci-dessous utilisant des intrinsics SIMD, comme dans le TP n°10.

```

#define N 500
#define PADD(a,b) _mm_add_ps(a,b) // addition SIMD 4 floats
#define PMUL(a,b) _mm_mul_ps(a,b) // multiplication SIMD 4 floats
#define MOVSS(a,b) _mm_store_ss(&a,b) // b31-0 ( b 128 bits) → float a

```

```
#define HADDPS(a,b) _mm_hadd_ps(a,b) //addition horizontale #define
#define DUP4(a) _mm_set1_ps(a) // 4 fois le float a dans 128 bits

typedef union VEC{
    float float_word[N];
    __m128 quad_word[N/4];
} VEC ;
VEC X,Z;
float S;
__m128 SS;

main(){
    int j;
    SS = DUP4(0.0f);
    for (j=0;j<N/4;j++)
        SS=PADD (SS, PMUL (X.quad_word[j],Z.quad_word[j]));
    SS=HADDPS (SS,SS);
    SS=HADDPS (SS,SS);
    MOVSS (S, SS);
}
```

Question 11) Quel calcul effectue le programme sur les vecteurs X[N] et Z[N] ? Que contient la variable S en fin d'exécution si les deux vecteurs X et Z contiennent N fois la valeur 1.0f ?

La réponse doit tenir en moins de 5 lignes.

ANNEXE MIPS

Les figures donnent la liste des instructions MIPS disponibles.

La signification des abréviations est la suivante :

IMM correspond aux 16 bits de poids faible d'une instruction.

SIMM est une constante sur 32 bits, avec 16 fois le signe de IMM, suivi de IMM (extension de signe). ADBRANCH est l'adresse de branchement, qui est égale à NCP+ SIMM (NCP est l'adresse de l'instruction qui suit le branchement)

Mnémonique	Latence	Syntaxe	Action
ADDI	1	ADDI rt, rs, IMM	$rt \leftarrow rs + SIMM$ avec exception sur débordement
BNE	1	BNEQ rs,rt, IMM.	si $rs \neq rt$, branche à ADBRANCH
LWC1	2	LWC1 ft, IMM(rs)	$rt \leftarrow MEM [rs + SIMM]$
SWC1	1	SWC1 ft, IMM.(rs)	$ft \rightarrow MEM [rs + SIMM]$
ADD.S	4	ADD.S fd, fs,ft	$fd \leftarrow fs + ft$ (addition flottante simple précision)
MUL.S	4	MUL.S fd, fs,ft	$fd \leftarrow fs * ft$ (multiplication flottante simple précision)
SUB.S	4	SUB.S fd, fs,ft	$fd \leftarrow fs - ft$ (soustraction flottante simple précision)
DIV.S	12	DIV.S fd,fs,ft	$fd \leftarrow fs / ft$ (division flottante simple précision)

Table 2 : Instructions entières et flottantes MIPS utilisées (NB : les branchements ne sont pas retardés)

ANNEXE ARM

On rappelle que le processeur ARM a 15 registres de 32 bits. Les immédiats sont signés.

R15 est le compteur de programme.

Instruction	Assembleur	Effet
MOV	MOV Ri,Rj	$R_i \leftarrow R_j$
SUBS	SUBS Ri, Rj, #N	$R_i \leftarrow R_j - N$; positionne Code condition
B	B adresse cible	Branchement inconditionnel
BNE	BNE adresse cible	Branchement si le résultat si le résultat de SUBS différent de zéro
BL	BL adresse cible	Branchement et adresse de retour dans R14
MUL	MUL Ri, Rj, Rk	R_i reçoit $R_j * R_k$
LDR	LDR Rd, [Rs], #N	Rd reçoit Mem (Rs) et $Rs = Rs + N$
STR	STR Rd, [Rs], #N	Mem (Rs) reçoit Rd et $Rs = Rs + N$

Table 3 : Instructions ARM utilisées