

ARCHITECTURE DES ORDINATEURS

Examen Décembre 2012

2 H – Tous documents autorisés

Les questions sont indépendantes

1. Nombres flottants

Soit le programme C qui calcule de trois manières différentes la somme des N premiers entiers (partie gauche de la Figure 1)

<pre>main () { int i; double x, x1, x2,x3; #define N 500000000 x= N * (N-1.0)/2.0; printf ("sum0= %f \n",x); x=0.0; for (i=0; i<N; i++) x+= i; printf ("sum1= %f \n",x); x=0.0 ;x1=0.0 ; x2=0.0 ; x3=0.0; for (i=0; i<N; i+=4) { x+=i; x1+=i+1; x2+=i+2; x3+=i+3; } x+=x1+x2+x3; printf ("sum4= %f \n",x); }</pre>	<pre>sum0= 124999999750000000.000000 sum1= 124999999567108900.000000 sum4= 124999999750000000.000000 Appuyez sur une touche pour continuer...</pre>
---	---

Figure 1 : Programme C (gauche) et résultats (droite).

Q 1) Expliquer les résultats d'exécution obtenus (partie droite de la figure 1).

2. Pipeline

On suppose qu'un processeur a les pipelines suivants :

Instructions entières UAL : 5 étages

LI DI/LR EX MEM ER

Instructions de chargement flottant (LF) : 5 étages

LI DI/LR EX MEM EF

Instructions flottantes (addition ou multiplication) : 7 étages

LI DI LF EX1 EX2 EX3 EF

avec la signification suivante :

LI : lecture des instructions dans le cache instructions

DI : décodage des instructions

LR : lecture registres entiers

LF : lecture des registres flottants

EX : exécution UAL pour les entiers, et calcul des adresses (mémoire et branchements)

EXi : phase d'une exécution flottante

MEM : accès au cache des données

ER : Écriture dans les registres entiers.

EF : Écriture dans les registres flottants

Tous les "bypass" nécessaires existent.

On rappelle que la latence est définie par le nombre de cycles entre une instruction qui produit un résultat et l'instruction qui utilise ce résultat.

On rappelle que le délai de branchement est le nombre de cycles entre l'instruction de branchement et l'instruction cible du branchement. Si le branchement est au cycle i , et l'instruction cible est au cycle $i+n$, alors le délai de branchement est $n-1$.

Q 2) Donner les latences pour les cas suivants :

- a) latence d'une instruction UAL entière lorsqu'elle est suivie d'une autre instruction UAL ?
- b) latence d'une instruction de chargement de nombre flottant (LF) lorsqu'elle est suivie par une opération flottante (addition ou multiplication) ?
- c) latence d'une instruction flottante (addition ou multiplication) lorsqu'elle est suivie par une autre instruction flottante ?
- d) Latence et délai de branchement pour les instructions du type BNE ?
- e) Latence et délai de branchement des instructions de type JR ?

3. Optimisation de programmes

On utilise un processeur scalaire dont les instructions sont définies dans l'annexe 1 (Table 2 et Table 3). Les latences des instructions sont données dans la troisième colonne des tables. On rappelle qu'une latence de n signifie que si une instruction I démarre au cycle n , une instruction qui utilise son résultat ne peut démarrer qu'au cycle $c+n$ (une latence de 1 signifie qu'elle peut démarrer au cycle suivant). Les sauts et branchements ne sont pas retardés et l'on suppose une prédiction de branchement parfaite (l'instruction BNE a une latence de 1 cycle).

La table 1 présente un programme C et le programme assembleur correspondant. Les tableaux X, Y et Z sont rangés successivement à partir de l'adresse $0x1000\ 0000$, qui est contenue dans le registre R3 au démarrage du programme.

float X[100], Y[100], Z[100], A , B; int i; for (i=0; i<100; i++) Z[i]= A*X[i] + B*Y[i];	ADDI R5,R3,400 LF F1, A //A est chargé dans F1 LF F2,B //B est chargé dans F2 Loop : LF F3,0(R3) LF F4, 400(R3) FMUL F3,F3,F1 FMUL F4,F4,F2 FADD F3,F3,F4 SF F3,800(R3) ADDI R3,R3,4 BNE R3,R5,Loop
---	---

Table 1 : Programme C et programme assembleur.

Q 3) Donner l'exécution cycle par cycle de la boucle optimisée (mais sans déroulage de boucle). Quel est le nombre de cycles par itération de la boucle ? Quel est le temps total d'exécution du programme ?

Q 4) Reprendre la question Q3) avec un déroulage de boucle d'ordre 4.

4. Caches

Un processeur utilise un cache de données de 16 Ko, avec des lignes de 16 octets, à correspondance directe. Le cache utilise la réécriture avec écriture allouée (il y a des défauts de cache en écriture). Le processeur a des adresses sur 32 bits.

On considère l'extrait de programme C suivant, pour lequel les tableaux X et Y sont rangés successivement en mémoire à partir de l'adresse 1000 0000_H (adresse de X[0].)

```
float X[4096], Y[2048];
for (i=0 ; i<2048 ; i++)
    Y[i] = X[i+2048] - X[i] ;
```

Q 5) Quel est le nombre de bits pour l'adresse dans la ligne, l'index et l'étiquette ?

Q 6) Quelles sont les adresses hexadécimales de Y[0] et X[2048] ? Dans quelles lignes du cache vont les données correspondant à X[0], X[2048] et Y[0] ?

Q 7) Quel est le nombre de défauts de cache par itération de la boucle et le nombre total de défauts de cache.

Soit un déroulage de 4 de la boucle initiale.

```
float X[4096], Y[2048];
for (i=0 ; i<2048 ; i+=4){
    Y[i] = X[i+2048] - X[i] ;
    Y[i+1] = X[i+2049] - X[i+1] ;
    Y[i+2] = X[i+2050] - X[i+2] ;
    Y[i+3] = X[i+2051] - X[i+3] ;}
```

Q 8) Proposer un ordre d'accès aux tableaux qui minimise le nombre de défauts de cache. Quel est alors le nombre total de défauts de cache ?

5. LOI D'AMDAHL

Un programme séquentiel a 25% de son temps d'exécution qui ne peut être parallélisé. On veut l'accélérer à taille constante.

Q 9) Quel est le nombre de processeurs nécessaire pour obtenir une efficacité parallèle de 50% ? (Efficacité parallèle = Accélération / Nombre de processeur).

6. Annexe 1

JEU D'INSTRUCTIONS (extrait)

Mnémo	Syntaxe	Latence	Effet
ADDI	ADDI Rd, Ra, IMM	1	$Rd \leftarrow Ra + IMM-16 \text{ bits avec ES}$
BEQ	BEQ Ri, Rj, dépl	1	si $Ri=Rj$ alors $CP \leftarrow NCP + \text{depl}$
BGE	BNE Ri, Rj, dépl	1	si $Ri \neq Rj$ alors $CP \leftarrow NCP + \text{depl}$

Table 2 : instructions entières disponibles

Mnémo	Syntaxe	Latence	Effet
LF	LF Fi, dép.(Ra)	2	$Fi \leftarrow M (Ra + \text{dépl.16 bits avec ES})$
SF	SF Fi, dép.(Ra)	1	$Fi \rightarrow M (Ra + \text{dépl.16 bits avec ES})$
FADD	FADD Fd, Fa, Fb	3	$Fd \leftarrow Fa + Fb$
FMUL	FMUL Fd, Fa, Fb	3	$Fd \leftarrow Fa \times Fb$

Table 3 : Instructions flottantes