Doctorat
Equipe : Systèmes Parallèles
Méthodes pour l'optimisation de la synthèse de circuits quantiques
Début le 01/09/2017
Direction : BABOULIN, Marc
[VALIRON Benoit]
Ecole doctorale : ED STIC 580
Etablissement d'inscription : Université Paris-Saclay
Lieu de déroulement : LRI - ParSys et Atos
Soutenue le 22/10/2020 devant le jury composé de :
Directeur de thèse :
- M. Marc Baboulin, Professeur, LRI, Université Paris-Saclay
Co-encadrant :
- M. Benoît Valiron, Maître de conférences, LRI, CentraleSupélec
Rapporteurs :
- M. Michele Mosca, Professeur, IQC, University of Waterloo, Canada
- M. Mark Asch, Professeur, LAMFA, Université de Picardie Jules Verne
Examinateurs :
- Mme. Elham Kashefi, Directrice de Recherche, LIP6, Sorbonne Université
- Mme. Cécilia Lancien, Chargée de Recherche, IMT, Université Toulouse 1 Capitole
- Mme. Pascale Senellart, Directrice de Recherche, C2N, Université Paris-Saclay
Membre invité :
- M. Cyril Allouche, Responsable Quantum R&D, ATOS
Activités de recherche :
Résumé :
Nous étudions l'optimisation de ressources classiques et quantiques lors de la synthèse de circuits quantiques. La synthèse de circuits quantiques consiste en la transformation d'une spécification haut niveau d'un algorithme en une séquence d'instructions élémentaires exécutables directement par l'ordinateur quantique : un circuit quantique. Cette étape s'inscrit dans le contexte plus général de la compilation d'algorithmes quantiques et est une problématique essentielle vu que la capacité à générer un circuit optimisé pour un algorithme est la garantie de sa bonne exécution sur une machine quantique dont les ressources sont actuellement très limitées. Le problème de la synthèse de circuits quantiques se décline en plusieurs sous-problèmes, chacun rattaché à une représentation abstraite différente des opérateurs à synthétiser: matrice unitaire, formule booléenne, etc.
La première partie de cette thèse s'intéresse à la synthèse d'opérateurs quantiques représentés par une matrice unitaire. Là où la littérature s'est essentiellement intéressée à optimiser la taille du circuit quantique final, nous étudions le compromis entre ressources quantiques --- la taille du circuit quantique généré --- et ressources classiques --- la quantité de calcul classique nécessaire pour générer le dit circuit quantique. Nous proposons deux méthodes qui améliorent l'état de l'art aux deux extrêmes de ce compromis.
Dans un premier temps nous développons une méthode nécessitant peu de ressources classiques, efficacement parallélisable sur des architectures multi-coeurs ou GPU, tout en générant des circuits seulement deux fois plus gros que ceux fournis par le meilleur algorithme dans la littérature. En contrepartie notre méthode est capable de synthétiser des opérateurs sur des tailles de problèmes inaccessibles par les autres méthodes existantes. Dans un second temps nous explorons l'utilisation d'algorithmes d'optimisation numériques pour une synthèse optimale. Nous mettons en évidence qu'il est possible de synthétiser des opérateurs sur un petit nombre de qubits avec une taille de circuit optimale donnée par une borne inférieure théorique.
Finalement nos deux méthodes se complémentent avec le meilleur algorithme de l'état de l'art, chaque méthode étant la plus efficace pour une plage de tailles d'opérateurs donnée.
La seconde partie de cette thèse s'intéresse à la synthèse d'une classe d'opérateurs spécifiques : les opérateurs dits linéaires réversibles. Dans cette partie nous nous intéressons exclusivement à l'optimisation des ressources quantiques et nous considérons deux métriques : la taille du circuit, métrique déjà utilisée durant la première moitié de cette thèse et ici donnée par le nombre de portes CNOT dans le circuit, mais également la profondeur du circuit qui est très étroitement liée au temps d'exécution du circuit quantique. Nous proposons de nouvelles méthodes aux techniques variées (variante de l'élimination Gaussienne, algorithme diviser pour régner, réduction à un problème de cryptographie) optimisant ces deux métriques. Chacune de nos méthodes surpasse l'état de l'art dans une grande majorité des cas et globalement nos méthodes, quand elles optimisent la même métrique, sont complémentaires selon la taille et la complexité de l'opérateur à synthétiser. Nous appliquons également nos méthodes pour la compilation d'une bibliothèque de fonctions réversibles. Nous arrivons à diminuer drastiquement le nombre de portes CNOT et la profondeur totale du circuit tout en gardant d'autres métriques d'intérêt (la profondeur des couches des portes T par exemple) les plus faibles possibles.
