

# Examen Architecture des Ordinateurs – 17 Décembre 2018

---

**Tous documents autorisés. Calculatrices interdites. Durée 2h.**

Pour toutes les questions, une explication **concise** est nécessaire pour que la réponse soit prise en compte. Le barème est donné à titre indicatif

## 1. Fonctions booléennes et circuits combinatoires [12 pts]

On cherche ici à construire un circuit permettant la comparaison de deux nombres naturels sur  $n$  bits. Pour commencer, on va regarder comment faire des tranches de comparaison de 1 bit.

**Q1.** Soient deux variables sur un bit,  $X$  et  $Y$ . On veut construire un circuit qui prend en entrée  $X$  et  $Y$  et en sortie permet d'avoir  $Z_1Z_0 = 00$  si  $X=Y$ ,  $01$  si  $X>Y$  et  $10$  si  $X<Y$ . Donner la table de vérité de ce circuit.

**Q2.** Implémenter ce circuit à l'aide des portes logiques OR, AND et NOT seulement.


On souhaite pouvoir faire des comparaisons sur  $N$  bits à partir de tranches de 1 bit.

**Q3.** On considère deux variables de deux bits  $X_1X_0$  et  $Y_1Y_0$ . La comparaison entre  $X_0$  et  $Y_0$  vient d'être faite et le résultat est contenu dans  $Z_1Z_0$ .

1. Pour quels valeurs de  $X_1$  et  $Y_1$  il est possible de conclure sans avoir besoin de la sortie de la comparaison entre les bits de poids faible ( $X_0, Y_0$ ).
2. Dans ce cas, quels valeurs donner aux variables de sortie ( $Z_1Z_0$ ) de la comparaison entre  $X_1$  et  $Y_1$  ?
3. Dans le cas où il est impossible de conclure sans la comparaison des bits de poids faible ( $X_0, Y_0$ ), que doit-on renvoyer en sortie ?

**Q4.** Modifier votre circuit 1 bit en rajoutant deux autres entrées  $C_1C_0$  qui vont prendre en compte le potentiel résultat venant des bits de poids plus faible. Écrire la table de vérité du nouveau circuit.

**Q5.** En utilisant les éléments de tranche 1 bit suivants (figure ci-dessous), dessiner le schéma (circuits et connexions) d'un comparateur 4 bits.



**Q6.** On considère  $\tau$ , le temps de propagation d'une porte logique. Quel est le temps de propagation d'une tranche de 1 bit ? (temps maximal entre une entrée et une sortie)

**Q7.** En déduire le temps de propagation du circuit total pour  $n=4$  bits.

On considère maintenant seulement le besoin de savoir si deux variables sur  $n$  bits sont différentes (ou non).

Q7. Écrire la table de vérité de ce circuit pour  $n=2$  bits (donc deux variables de deux bits chacune).


Q8. Donner l'écriture disjonctive normale (vous pouvez utiliser les noms  $m_i$  et  $M_i$  pour les minterms/maxterms respectivement).

Q9. A l'aide d'un diagramme de Karnaugh, trouver une expression réduite.


Q10. Implémenter ce circuit à l'aide d'un multiplexeur 1 parmi 16.

## 2. Circuits séquentiels et Bascules [6 pts]


On s'intéresse au chronogramme de circuits séquentiels. On considère que chaque porte logique a un délai de  $\tau$  : si un signal change d'état à l'entrée d'une porte, il faudra attendre un temps  $\tau$  avant d'observer un changement sur la sortie. Un exemple est donné sur le diagramme ci-dessous.




On fixe la valeur de A, le chronogramme de ce circuit pour B et C sera :



Q11. On considère la bascule RS suivante



On suppose que  $Q=0$  ( $Q=1$ ) et que  $R=S=0$  comme condition initiale. Sur le chronogramme (figure ci-dessous), illustrer le changement dans les valeurs de  $Q$  et  $\bar{Q}$ . (vous recopierez le chronogramme sur votre copie).



**Q12.** « Réaliser » un compteur par 4 à l'aide de deux bascules : sur chaque front montant de l'horloge, le compteur suivra les transitions suivantes (seule la table de vérité est demandée).

0 → 1 → 2 → 3 → 0 → ...

**Q13.** On souhaite maintenant réaliser un compteur pair/impair qui effectue les transitions suivantes sur chaque front montant de l'horloge :

1 → 3 → 5 → 7 → 1 → 3 ... ou

0 → 2 → 4 → 6 → 0 → 2 ...

Combien de bascules D sont nécessaires ?

**Q14.** « Réaliser » le compteur (ici, seule la table de transition est demandée).

**Q15.** On souhaite détecter, à l'aide d'une variable sur un bit p, la présence ou non de l'état « 6 » (p=1 si l'état 6 est détecté, 0 sinon). Expliquer comment câbler le bit p au compteur.

### 3. Pipeline [5pts]

Soit le jeu d'instructions suivant : (on dispose des registres entiers R0 à R31 et des registres flottants F0 à F31).

<i>Instructions sur les flottans :</i>	
If Fdest, address	Charge un flottant depuis l'adresse (l'address est au format N(R) avec N un immédiat et R un registre entier)
sf Fsrc, address	Stocker un flottant dans l'adresse
fadd Fdest, Fsrc1, Fsrc2	$F_{dest} \leftarrow F_{src1} + F_{src2}$ (addition flottante simple précision)
fsub Fdest, Fsrc1, Fsrc2	$F_{dest} \leftarrow F_{src1} - F_{src2}$ (soustraction flottante simple précision)
fmul Fdest, Fsrc1, Fsrc2	$F_{dest} \leftarrow F_{src1} * F_{src2}$ (multiplication flottante simple précision)
fdiv Fdest, Fsrc1, Fsrc2	$F_{dest} \leftarrow F_{src1} / F_{src2}$ (division flottante simple précision)
<i>Instructions sur les entiers :</i>	
lw Rdest, address	Charge un entier depuis l'adresse

sf Rsrc, address add Rdest, Rsrc1, Rsrc2 addi Rdest, Rsrc1, Imm	Stocke un entier dans l'adresse $R_{dest} \leftarrow R_{src1} + R_{src2}$ (addition avec des entiers) $R_{dest} \leftarrow R_{src1} + Imm$ (addition avec des entiers)
<b>Branchements :</b>	
bne Ra, Rb, Label bneq R, label	Si $Ra \neq Rb$ : goto Label SI $R \neq 0$ : goto Label

Les additions, soustractions et multiplications flottantes sont pipelinées. Une nouvelle instruction peut démarrer à chaque cycle. Les latences sont de 2 cycles pour **lf** et fournies par le tableau ci-dessous pour les multiplications et additions flottantes. La division a une latence de 15 cycles. Elle n'est pas pipelinée : une nouvelle division ne peut commencer que lorsque la division précédente est terminée. On utilisera les latences suivantes :

<u>Instructions</u>	<u>Latence</u>	<u>Pipelinée ?</u>
<b>lf</b>	2	oui
<b>fadd, fsub</b>	4	oui
<b>fmul</b>	6	oui
<b>fdiv</b>	15	non

On considère la boucle suivante :

```
int N=100;
float X[N], Y[N], Z[N], a;
for (int i=0 ; i<N ; i++)
    Z[i]= X[i] *a + Y[i] ;
```

On supposera que la variable 'a' est déjà initialisée dans le registre F31. Le tableau X est implémenté à l'adresse 0x10000000 et Y à 0x10000400. La variable R1 est initialisée à 0x10000000.

**Q15.** Écrire le code assembleur du cœur de la boucle en optimisant le nombre de cycles. Vous ferez attention à spécifier pour chaque instruction sur quel cycle elle démarre. Combien de cycles par itérations obtient-on ?

**Q16.** Effectuer un « déroulage » d'ordre 2 et d'ordre 4, toujours en optimisant le nombre de cycles et en spécifiant le cycle sur lequel démarrera chaque instruction. Combien de cycles par itération (de la boucle C initiale) obtient-on ?